

Fakultet tehničkih nauka, Novi Sad
 Departman za računarstvo i automatiku
 Odsek za računarsku tehniku i računarske komunikacije

II Kolokvijum

Logičko projektovanje računarskih sistema I

27.06.2014


Zadatak se radi 60 minuta

NAPOMENA:

Za potrebe kolokvijuma koristiti direktorijum C:\Temp\LPRS1_XXXXX\KOL1, gde je XXXXX broj indeksa. Rešenje zadatka treba da se nalazi u tom direktorijumu.

ZADATAK:

U VHDL jeziku za opis fizičke arhitekture izvršiti sintezu digitalnog sistema prikazanog na Slici 1. koji služi za proveru parnosti primljene reči. Dati digitalni sistem sadrži: devetobitni pomerački registar, brojač modula 9, blok za proveru neparne parnosti, registar za baferovanje primljene reči kao i registar za baferovanje statusa prijema reči.



Slika 1: Blok-šema digitalnog sistema

(zbog jasnijeg prikaza, na slici su izostavljeni signali iCLK i inRST koji su podrazumevani ulazi svih sekvencijalnih komponenti)

Ulazi digitalnog sistema:

- **iCLK** - signal takta,
- **inRST** - sinhroni reset signal, aktivan u stanju logičke nule,
- **iD** - ulazni podatak.

Izlaz digitalnog sistema:

- **oPARITY_OK** – signal greške parnosti,
- **oDATA** – primljeni podatak.

Sadržaj registara i brojača se postavlja na nulu signalom inRST. Ulazni jednobitni podatak se upisuje u pomerački registar SHIFT_REG na svaku rastuću ivicu takt signala. Pomerački registar pomera svoj sadržaj za po jedno mesto u desno na svaku rastuću ivicu takta signala. Nakon primljene devetobitne reči bit neparne parnosti je smešten na poziciji najveće važnosti (MSB).

Brojač modula 9 broji na gore i menja svoju vrednost na svaku rastuću ivicu takta signala. Kad završi jedan ciklus brojanja brojač postavlja vrednost signala sTC na jedan. Indikator kraja ciklusa brojanja sTC je potrebno realizovati kombinaciono tj. bez baferovanja.

Provera neparne parnosti u bloku PARITY CHECK se vrši kontinualno. Ukoliko vrednost pomeračkog registra zadovoljava uslov neparne parnosti signal provere parnosti sPARITY_OK dobija vrednost jedan. Inače, ovaj signal ima vrednost nula.

Izlazni registri služe za baferovanje primljene reči kao i statusa prijema (da li je bilo greške parnosti ili ne). Izlazi ovih registara su ujedno i izlazi digitalnog sistema. Signal sTC je signal dozvole upisa u izlazne registre.

Izvršiti simulaciju rada digitalnog sistema. Na simulaciji prikazati ulaze, izlaze, sadržaje registara, brojača i bloka za proveru parnosti. Simulirati situacije kad ulazni podatak iD ima sledeće vrednosti:

- iD = { 100101110 }
- iD = { 110101011 }
- iD = { 010101100 }